您好
TPS23754外部的NMOS PMOS ON/OFF 時間與DT GATE CLT BLANKING這幾個參數相關
想請教一下
1. 假若NMOS和PMOS同時開啟(IC設計上沒有此功能)，輸出部分會發生什麼事?感覺是一次側電感多了一顆電容對地穩壓是嗎?
2. DT BLANKING 這兩個參數，是依照什麼考量，來建議設定的? Blanking是不是指下面這個區域?如果把DT調大或調小，會有什麼影響?
把Blanking調大跟調小會有什麼影響?
謝謝
您好
TPS23754外部的NMOS PMOS ON/OFF 時間與DT GATE CLT BLANKING這幾個參數相關
想請教一下
1. 假若NMOS和PMOS同時開啟(IC設計上沒有此功能)，輸出部分會發生什麼事?感覺是一次側電感多了一顆電容對地穩壓是嗎?
2. DT BLANKING 這兩個參數，是依照什麼考量，來建議設定的? Blanking是不是指下面這個區域?如果把DT調大或調小，會有什麼影響?
把Blanking調大跟調小會有什麼影響?
謝謝
