This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] UCC21520: 如何在上电期间防止功率 FET 误导通?

Part Number: UCC21520

如何在上电期间防止功率 FET 误导通?

  • 在栅漏极电容比栅源极电容高且在上电期间出现较高 dv/dt 的应用中,通过栅漏极电容器的电流有可能导致功率 FET 误导通。通常情况下,内部驱动器钳位可防止这种情况发生,但在具有特别严重情况的系统中,此电流会突破内部驱动器钳位的限制,甚至会导致误导通。虽然这在大多数电路中都不是问题,但在某些情况下,例如当功率晶体管具有非常大的 Cgd 时,便需要外部钳位电路。

    为什么会发生这种情况

    当栅极驱动器首次上电时,开关节点电压通常会发生变化,这通常是因为低侧晶体管已经在切换。开关节点电压的这种变化会导致高侧功率晶体管上出现快速 dvdt,从而导致电流流经晶体管的米勒电容器 Cgd,如 1 所示。当米勒电容与 Cgs 的比率较大时,该电流需要另一条路径,流经栅极电阻并流入驱动器。这会导致 Rgate 两端和驱动器内部出现压差,可能会使栅极电压升高到足以使功率晶体管导通的程度。虽然驱动器通常具有内部钳位电路来防止这种误导通,但如果系统在功率晶体管上具有高 dvdt 或具有较大的米勒电容,则可能会导致电流过大,使内部钳位无法处理。

    1:寄生电容

    防止误导通

    为了防止出现这种误导通的可能性,可以实施一个外部钳位电路,如 2 所示。该电路添加了二极管和 BJT,以便在驱动器关断时提供强大的下拉功能,从而钳制任何可能在其他情况下使功率晶体管导通的电流。该钳位的效果可在3 中看到,蓝色波形显示 Driver_out 电压,而红色波形显示 Q2 栅极的电压。虚线表示没有 Q3 钳位电路的情况,而实线表示有额外钳位的情况。 

    图 2

    图 3

    参考文献和其他资源