This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
现在项目上，采用了TI的BQ76952加BQ34Z100,2个IC挂在一条总线上和MCU通讯，即MCU共用2个IO口软件模拟IIC分时与2个芯片通讯，现在发现，和BQ34Z100通讯的时候，SCL总是会被强行拉到低电平，导致和BQ34Z100通讯失败。
备注：将BQ76952移除总线就可以正常通讯
您好我们已收到您的问题并升级到英文论坛，如有答复将尽快回复您。谢谢！
您好，请问MCU 是否支持时钟拉伸？https://www.i2c-bus.org/clock-stretching/
大部分用户一直在将这两个器件一起使用，没有任何类似问题，所以工程师这边不太确定您这边发生了什么问题。
您好，目前使用的是模拟IIC，不支持时钟拉伸。但我看逻辑分析仪的波形，是在起始信号后面发送IIC器件地址这里开始SCL就被拉低了。我有做过实验，软件只读取34Z100，而且只读取SOC，有76952的时候会偶尔出现SCL一直拉低的情况，移除76952后就正常通讯。用逻辑分析仪抓取的波形好像上传不上来
这是通过录屏显示的部分通讯失败时序，需要再次说明的是，76952和34Z100的IIC接口是连接在一起的，MCU通过同一个IIC接口去分时通讯的，也就是在与34Z100通讯的时候76952也是能接收到波形的
您好，BQ76952 和 BQ34Z100 都使用时钟拉伸，因此 MCU 需要支持这个。这也可能是 SCL 线路被其中一个器件拉低的原因。
