TPS43060: TPS43060的电流采样电阻过小，会导致DC-DC的不稳定吗？

Hi

     也就是带载能力下降是吗？

     这个一般主要注意2个方面，首先是功率电感饱和电流足够。

     其次就是layout， 输入电容足够大，尽量靠近sense电阻，电感输入端。  sense电阻layout上要尽量避免noise。功率回路尽量小。 具体你可以参照datasheet 第33~34页.

我用示波器测试了一下，还是有问题。情况给您细说一下，有劳您给分析分析：

使用WEBENCH设计，工作频率100KHz，电感3.3uH，电感饱和电流很富裕，有100A左右，应该是没问题的。

并且重新Layout打样了，输入和输出环路面积已经十分小了。

目前的问题是：使用电子负载，逐渐加大负载，下管的Vgs波形占空比逐渐到达50%左右，然后继续加大负载，就会出现电感吱吱声，然后Vgs波形占空比会瞬间跳到95%左右。

不知道为何，占空比无法越过50%这个线，一旦超过50%就立马不稳定，工作效率也会从94%直接下降到85%。

HI

   Webench显示，不能实现这个设计，但是我认为应该可以做，原因是软件可能受限于MOS或者其他一些器件的限制。

   目前你能实现最大负载是多少？ 最大负载时，测试一下是否有电流保护的趋势？  是否因为nosie导致过载误动作。

   选择的MOS建议Qg尽量小。

   duty正常是50%左右，但是因为带重载后输出变低后会导致反馈偏低而duty增大。

webench我在器件中选择了TPS43060，然后不考虑MOSFET的选型，是可以进行设计的。

我目前可以实现的最大负载是128w左右。

使用的MOSFET型号是：TI CSD18532KCS（Qg = 44nC ，Ciss = 3900pF）

随着电子负载加大功率，没有出现输出掉电压的情况，而是电流在上升，占空比也在增加，占空比增加到50%左右，Vgs下管波形就开始抖动，然后一瞬间，占空比变成了95%左右。

这是电路图，有劳您查阅一下，给您简单的标记了一下电流走向和FB取样点：

HI

    将128W输出时，ISNS波形传上来看看？

    另外选择Qg选择尽量小的看看，一般十几个nC的MOS应该是很多的。

好的，我稍后去测量一下Isns波形给您查阅。

还有一个疑惑就是TPS43060设计DC-DC产品做多大的电流呢？感觉设计大功率产品是不是它不太合适呢？

看到TI论坛上有回复说用LM5122更加适合大功率应用。

比如使用TPS43060生产30A甚至50A的产品有可能吗？还有就是大功率的话，通过并联MOSFET的方式可以吗？会有双管均流的问题吗？