BQ76942: 关于通过RST_SHUT引脚高电平进入shutdown模式

您好，正在查询，稍后回复。

您好，The DSG FET is supposed to stay OFF.

Do you have an scope image and the schematic? If the 10M resistor is not included, it might cause this behavior.

你好，截图为相关线路连接，MOS的GS间电阻是有的，还是会有这个现象。即便是使用EV2400也会存在此问题，还请你们实际测试确认一下

您好，正在询问更了解这款芯片的TI 工程师，稍后回复。

您好，Do you have an scope image showing the LOW-HIGH-LOW voltage on DSG pin? I tried recreating this on the EVM and what I could see was a slightly increase in voltage of 0.5 V before entering shutdown mode, but this will not cause DSG FET to turn ON. 

你好，附件为实测波形与BQ76942的配置文件，请帮忙再次确认下，谢谢！

20221213.gg.csv

tek00004.tif

您好，The PDSG pin is floating on the schematic, but is enabled on the settings. I would disable the PDSG_EN bit in FET Options register. 

Please try to enable SCD bit in DSG FET Protections A register. Please see below for what the TRM suggests. 



If these two suggestions do not help, I suggest trying this scenario with the default configurations to see if it is something from the configurations causing the DSG FET to turn ON. We have never seen the DSG FET turn on before shutdown.

你好，按照上述建议1，我将预放电功能关闭，重复测试内容，现象与原来的一致。

按照建议2，将DSG FET Protections A register配置为0xe4，现象也与原来的一致。

能否让你们负责这个芯片的软件工程师再帮忙看看，如果说要从默认的配置一个个去排查，不一样的地方太多了，而且也不确定是单个因素影响还是多个因素共同影响。

你好，我在逐步排查可能影响的参数时，发现在CUV保护的延时时间（Protections:CUV:Delay）配置修改初始值74为604后，重复测试步骤便会将现象复现，请再帮忙确认一下，谢谢

您好，正在确认，稍后回复。

您好，请参考分享更多关于测试程序的详细信息。

1. 使用我2023/1/10回复的gg文件
2. 使保护板进入过放保护
3. 通过RST_SHUTl拉高进入shutdown
4. 测试放电MOS驱动引脚波形

以上为相关测试条件及步骤，使用此配置文件的时候放电MOS会异常开启后再关闭，若将配置文件中的CUV保护的延时时间（Protections:CUV:Delay）配置修改为初始值74后，便不会发生放电MOS异常开启再关闭的问题。

您好，正在查询，稍后回复。

你好，在过放保护状态下采用命令的方式是可以解决放电MOS开启和关闭的问题。那现在就剩一个问题了，同样采用上拉Rst_Shut引脚这个操作，Protections:CUV:Delay配置为74不会有这个现象，而配置为604就会有此现象

您好，Protections:CUV:Delay设置为604以后，再重复您的测试步骤还会出现MOS异常吗？

工程师验证的结果是跟延迟时间无关。

你好，英文答复中表示按我的测试步骤会出现MOS异常开启再关闭的现象。后面的那句话说这个现象和CUV的延时时间无关，而在我的验证中是存在的，也就是我强调的CUV延时参数配置成74的时候测试是正常的，而配置成604的时候就会有异常现象。从这里看是存在相关性的