我采希望等到帮助。用 TI 网站的 WEBENCH DESIGNER 设计的。输入电压 3V- 4.5V ,输出电压 3.3V, 3A 。 但输入电压<3.4V 时,输出电压<3V ,我用网站的上的仿真,是可以的。为什么这样?很急,希望等到帮助。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
有效果. 谢谢.
我用电池供电, 电池是 3.7V , 系统启动后, 会被拉低到 3.4V。LM3478 输出 3.3V, 测量电流: 2.2A..
降低 3.3V 的负载,能解决压降的问题吗?
Hi
可以的。
注意输入电容的及输入走线的layout,尽量让输入电压不被拉低。输入电容选择ESR较低的陶瓷电容。
Hi
在你的电路中MOS也是存在压降的,并且MOS之后应该要加输入电容,建议是2~3个4.7uF.
按照2.3A的负载,输入电流应该这在这个附近,MOS Rdson假设是100mohm, 就会造成0.2V的压降, 具体您需要实际确认您的MOS的Rdoson规格,以及MOS前后的纹波。
HI:
MOS 管的压降只有 0.06 V,MOS 管的纹波 : 480mv。 实验发现:VCC 进来的电压< 3.2V, LM 3478 转换的 3.3V 电路不工作。之前设计的是:3.0V- 4.5V
从目前你的测试结果看来,输入端的电压低于3.2V时是会出现异常的;你要从根本出发,看看是否是发生了欠压保护;
你现在所做的措施只是从表象出发,去改善,不能根本上解决。
(1)为什么输入电压一定要这么极限呢?
(2)可以选型输入电压范围更低的IC试试;
Hi
找到输入纹波过大的原因,因为你输入电压太margin., 按之前的建议调试
1. 短接MOS DS端,测试输入纹波是否消失,如果消失则很可能是MOS驱动造成的,否则就是输入设计不好。
2. 如果是输入设计上的问题,注意一下输入走线的trace要宽一点,在MOS前增加100uF以上(可以并联一个10uF陶瓷电容)的电容,MOS之后,靠近芯片Vin脚改用3个10uF陶瓷电容,这样可以降低输入电容的ESR, 应该是可以降低输入纹波的。
换方案一样可能造成其他的问题,当然如果有输入电压较小的芯片,空间是要大一些,但是您这个方案的芯片不是很好选。
或者你选用TPS43000, 它的启动电压在1.8V.