TPS53353无负载有输出电压，接负载则输出电压拉低

亲；水泥电阻多大阻值？电压是在啥位置测的？建议将相关PCB及原理图传一下。

水泥电阻一个15欧、10W额定功率。电压是在输出端的电容两端测试的，负载分为两组，一组为8个水泥电阻并联，一组只有1个水泥电阻。在没有负载，以及负载分别为上述两组的情况下，只有在无负载时才能测到输出电压。

原理图如下所示：

EN引脚经由12V分压到5V使能。

我取掉负载之后，再次上电测输出电压也测不到了，VREG和PGOOD端也为低，ENABLE检查过依然为5V。求大侠解答！

XP看到回复了么？是否能提供一些思路呢？

你好，你先测一下，VDDpin 电压是多少，谢谢。

亲；电路图的地线有点问题。这个IC的GND是个功率地，流过电流非常大。因此；需要将PAD接于功率地，且直接大面积最短距离连接。建议修改一下。

亲；不知是否方便告诉L14是啥规格？由于是同步BUCK，电感大些有利提高效率。

你好，Frank！VDD直接连接的12V，我实测出来也是12V的。此时测量VREG依然没有起来，能帮忙提供一些思路么？谢谢！

XP你好！地线指的是原理图上面的P_PAD么？TPS53353是QFN的封装，中间就有一个很大的地焊盘和PCB的功率地直接相连。L14是PCMC063T-R20，200nH的电感。我之前也考虑过这个问题，把电感换成了PCMC063T-R47，470nH的电感，但是当时上电实测输出电压为0.4V，完全在它的额定输出范围0.6V-5.5V之外，VREG也没有起来。

亲；把相关的PCB图传一个吧。可能这块是主要问题。

XP你好！我这里附上顶层和底层的PCB吧，中间层几乎没有这个模块的线。

顶层：

电容C21和C22采用的是三洋的4TPF470ML，470UF的钽电容。图中各引脚红色的是12V，黄色是数字地，绿色是输出的1.0V。红色框里是芯片的输出端LL node，我发现这里有较大问题，引脚扇出不够且走线过细，不知道这里会不会导致输出电压拉不起来？

底层：

h红框内容同顶层。

XP你好！我把负载摘了之后，输出电平就没有起来了，VDD实测为12V，EN实测5V，但测不到VREG。datasheet里面说“When the EN pin voltage rises above the enable threshold voltage (typically 1.2 V), the controller enters its startup sequence. The internal LDO regulator starts immediately and regulates to 5 V at the VREG pin.”我可以据此推测芯片内部的LDO或许已经烧坏？之前测试的是只焊接电源的板卡，在一块焊接完整的板卡上测试，输出电压未达到1V，只有0.65V。之前传的PCB图中红框标注的功率线通过飞线的方式加粗之后，输出电压仍未改变。现在没什么思路了，XP能帮忙分析一下么？

亲；别急，如果有怀疑；可以换一片试试。换新片后，地线仍需要加粗。加粗点应接至输入电源板上电容脚。输出电容地也需要接于此。