This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你好：
在使用TPS54620的CLK模式与RT模式切换时，在连接配置RT电阻之后，外部时钟是否可以直接连接RT/CLK这个引脚，还是要做AC耦合？
感谢您对TI产品的关注！关于你的咨询，在使用TPS54620的CLK模式与RT模式切换时，外部时钟信号可以直接连接到RT/CLK引脚。
但是如果通过AC耦合来连接会更好些。因为AC耦合可以防止直流偏置电压对时钟信号的影响，从而确保时钟信号的稳定性和准确性。
谢谢回答，我们现在同步时钟是FPGA给出，而FPGA上电只有就能够按照逻辑输出同步时钟的，是拉高或拉低，以及可能出现的不规则的跳变。那么这个时候相当于同步时钟输入相当于接地、上拉，这个时候，TPS54620可以按照RT（外置电阻）的方式运行吗？DCDC的输出会出现异常吗？
谢谢回答，我们现在同步时钟是FPGA给出，而FPGA上电不是马上按照逻辑输出同步时钟的，而是拉高或拉低，或者可能出现的不规则的跳变。那么这个时候相当于同步时钟输入相当于接地、上拉，这个时候，TPS54620可以按照RT（外置电阻）的方式运行吗？DCDC的输出会出现异常吗？
单凭描述无法给出判断，最好实际测一下。
