问题1：设计一个2S1P的电池包，单节电芯也计算了CEDV值，并将Ti回传的报告内容配置在dataflash里面，做成2S1P电池包后做了3个循环，每次恒流放电，RSOC都有不同程度的跳变，13%掉到7%，10%掉到7%，尤其是大电流放电时，放电电流越大，RSOC出现断崖式跳变越发明显。这是什么原因造成的？
问题2：电池包做容量学习循环时，FCC每次都达不到设计容量的值，RSOH健康度也只有92%左右，这是什么原因造成的？
以上问题都是在室温环境下进行测试的。
问题1：设计一个2S1P的电池包，单节电芯也计算了CEDV值，并将Ti回传的报告内容配置在dataflash里面，做成2S1P电池包后做了3个循环，每次恒流放电，RSOC都有不同程度的跳变，13%掉到7%，10%掉到7%，尤其是大电流放电时，放电电流越大，RSOC出现断崖式跳变越发明显。这是什么原因造成的？
问题2：电池包做容量学习循环时，FCC每次都达不到设计容量的值，RSOH健康度也只有92%左右，这是什么原因造成的？
以上问题都是在室温环境下进行测试的。
