UCD90160A: PMBus I2C 时钟/数据Tf下降沿不符合手册要求

Yajie Cai

Part Number: UCD90160A

根据UCD90160A手册要求，PMBUS I2C 时钟/数据下降沿的范围是( 20+0.1Cb，300)ns，在我们设计的板子上测试下降沿只有2~3ns左右。请问下降沿不符合要求会有什么影响？有什么改善措施。

我们板子上PMBUS直接接到FPGA，外加4.7Kohms 上拉电阻。

0 Daniel 7 个月前

您好

已经收到了您的案例，调查需要些时间，感谢您的耐心等待

0 Vivian Gao 7 个月前回复 Daniel

建议您按照数据手册的范围来做，以确保通讯稳定。

您增大上拉电阻试一下，您圈出的数据，应该是400KHz的IIC。

0 Yajie Cai 7 个月前回复 Vivian Gao

手册中时钟频率定义的范围是10~400KHZ, 我们的应用是100KHZ，应该也要符合Tf的这个指标定义( 20+0.1Cb，300)ns吧？手册中并没有单独定义100Khz情况下Tf的范围。

我们把FPGA输出驱动从16mA减小到4mA, tF 大概从500ps 提升到2~3ns左右。

0 Vivian Gao 7 个月前回复 Yajie Cai

我们遵循I2C标准，数据表中的数字是400KHz。如果你使用的是100KHz，那么遵循I2C规范的时序是很好的。

您自己查一下I2C规范标准。

0 Yajie Cai 7 个月前回复 Vivian Gao

UM10204 < I2C-bus specification and user manual> 规范里对于100kHZ，并没有规定Tf的最小值，只有在400Khz和1000KHZ里有Tf最小值的定义。

所以对于我们100kH的应用，只要测试结果满足I2C 规范里100KHZ的要求就可以了吧？可以忽略手册里10~400KHZ的这些指标要求？

0 Vivian Gao 7 个月前回复 Yajie Cai

如果您用的不是fast mode，遵循I2C规范就可以。

但是您的2ns确实有点小，您也要实际测一下设备能否检测到这个下降沿，尽可能增大一些会更能保证通讯稳定。

0 Yajie Cai 7 个月前回复 Vivian Gao

您说的“实际测一下设备能否检测到这个下降沿”具体是指那些测试？

我们当前的设计I2C读写功能都是正常的，信号完整性和时序测试也都符合I2C 100KHZ规范。

+1 Vivian Gao 7 个月前回复 Yajie Cai

那就可以

电源管理论坛