UCC21520: UCC21520波形异常

您好，

     当您观察到此振铃时，Q7 的输出与 VSS 短路。Q1 和 Q2 的导通似乎都会在隔离电源上引起谐振。在隔离式输出电源上观察到谐振的位置取决于示波器通道的接地位置。

低 Rdson 硅 FET 在其有源/饱和区域具有高增益，它们在导通和关闭时会通过>该区域。这种高模拟增益通常会将寄生的 Ldrain 和 Cphase 谐振槽电流放大为一个大的开关节点振荡。

每次 pull-up 网络关闭时，它都会很兴奋。一个低效率的解决方案是增加一些导通电阻来严重抑制这个谐振频率。更好的是，在这个谐振频率下具有高阻抗，但对 <20MHz 栅极驱动电流瞬变的阻抗较低。

您可以在高端使用更高 Rdson 版本的 FET。除了成本更低之外，它们的线性区域还具有较低的增益（跨导），这将降低开关节点振荡。

您还可以将 ESR 添加到 HV 去耦中。这将增加开关节点 LC 槽的串联电阻。电解电容器非常适合此目的，因为它们是大型元件，可以耗散吸收谐振的功率。