This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在数据手册中，有这样一个描述，说的是必须在TRST脚接4.7K下拉电阻，请问这样做的原因是什么？如果这里不接下拉，对系统有什么影响呢？如果这里接上拉电阻，又会对系统有什么影响呢？
已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
IEEE 1149规范建议在所有 JTAG 信号上使用上拉电阻。 但是、TI 不遵循 TRST 的该建议。 我们建议将 TRST 拉至低电平、以便在正常运行期间将 JTAG TAP 控制器保持在复位状态、从而防止产生噪声的情况导致调试或边界扫描功能 发生意外操作
在数据手册中，有这样一个描述，说的是必须在TRST脚接4.7K下拉电阻，请问这样做的原因是什么？如果这里不接下拉，对系统有什么影响呢？如果这里接上拉电阻，又会对系统有什么影响呢？