1、硬件平台：TMS320C6678 + MT16KTF1G64HZ-1G6；
2、时钟配置：Core CLK 100MHz，DDR CLK 100MHz；DDR3工作在1333
3、布线说明：TMS320C6678 至SODIMM链接器走线clk、DQS、DQn、DM等全部等长，为2940mil（delay：165ps）
4、DDR3-SODIMM的PCB文件见附件（PC3-SODIMM_V110_RC_F3.brd）,Allero格式；
5、例程为论坛下载的Memory_Test.修改的文件mem_test_main.c(DDR的时钟配置)；KeyStone_DDR_Init.c的配置参数。
6、我计算的参数见MyData_***.xls文件
6、测试结果见文件result.txt
请问：
测试结果中的出现问题出在哪里？与哪些因素有关？
如果与DDR的参数有关，正确的参数该如何配置/计算？
