6748给FPGA发数据，FPGA收到数据返回给DSP。目前ENABLE、CLK、START相关信号都能看到，并且对照时序图感觉是正确的。就是数据线上始终没有数出现。对DSP发送数据，空闲时数据线上能看到设置的空闲数据，比如0xAA，使用的是8bits数据，但是ENABLE等有效时数据线始终是0。在UPISR寄存器中观察发送状态，EOLQ\EOWQ均置位，表示发送结束，但是ERRQ也置位了，这个internal error不知道怎么出来的。希望有高手调过的指教指教啊……
6748给FPGA发数据，FPGA收到数据返回给DSP。目前ENABLE、CLK、START相关信号都能看到，并且对照时序图感觉是正确的。就是数据线上始终没有数出现。对DSP发送数据，空闲时数据线上能看到设置的空闲数据，比如0xAA，使用的是8bits数据，但是ENABLE等有效时数据线始终是0。在UPISR寄存器中观察发送状态，EOLQ\EOWQ均置位，表示发送结束，但是ERRQ也置位了，这个internal error不知道怎么出来的。希望有高手调过的指教指教啊……
