Hello 您好，
C674x 开发算法，并进行优化。
数据从DDR3-->L2(SRAM,没有cache使能)-->DDR3.
所有的DDR3内存通过MARn cache使能。
数据从L2到DDR3的搬移都是通过EDMA3来实现。
当我将EDMA搬移变成memcpy()时，程序能得到正常的结果。
但是当用EDMA3进行数据搬移的时候，程序不能得到正常的运行结果。
因此，问题出现是与EDMA3，操作有关。
但是我单步跟踪EDMA3搬移程序，没有发现程序有问题。
因此我怀疑问题发生在由于EDMA3进行数据搬移时，cache的不一致性所致。
如何保持cache的一致性，在这样的数据流
DDR3（cached）-->L2(SRAM,没有cache使能)-->DDR3（cached）.
是否能提供这方面的例子。
非常感谢！
BRS，
Meng
Hello Tony,
DDR3上的buffer是在EDMA之前，算法处理的中间结果。
L2 是部分是配置成SRAM，部分配置成了Cache。我用的部分是被配置成SRAM的，DDR3是被MARn 寄存器 cache使能。
是的，我知道cache的控制需要自己L1P，L1D，L2控制寄存器来完成，MARn 只是将相应的DDR3段，设置成是否被L2 cache。
如我下面代码段中，将DMA_transfer() 换成memcpy是没有任何问题的，DSP程序能正常工作，得到期望的结果，但是换成EDMA数据搬移，则不行。
EDMA_transfer(),单步跟踪代码是没有任何问题，数据能正常传输。但是全速运行，就会出现问题。
顺便问一下，L1p，L1D，L2 的cache操作，Cache_Inv(),Cache_Wb(),Cache_WbInv（）操作对应的地址，是L1地址，L2地址 or DDR3的地址？
下面是code，自己也写了cache操作函数（应该不正确）。
附件fft_cache_functions.c是我写的cache代码，及包含DDR3-->L2-->DDR3的代码，请帮检查。
非常感谢！
BRS，
Meng
