EMIF接口数据发送或读取结束后，数据引脚和地址处于什么状态

这个找个EMIFA的时序图看一下就明白了。

这里读跟写有区别，读是由EMIFA的OE信号上升沿通知slave数据已经被strobe了，slave经过一定的延时（这要看slave的电气说明参数）释放总线。

而写是在CS上升沿后释放总线。

释放后就是图中灰色的部分，是高阻态.

从管脚驱动状态来说是高阻，但管脚外，包括芯片内在管脚上都有上/下拉电阻(也可以配置为没有上/下拉)，其状态就是你说的无效数据吧。

就如芯片RESET一节说的芯片复位后的状态：All device pins go to a high-impedance state