各位TI工程师：
最近在调试SRIO模块，由于手中只有一块板卡，请问能不能做闭环测试？但是我看CSL的例程只是在SERDES macro之前做闭环，是不是我将loopback设置为正常模式，且将输入和输出引脚短接就能实现闭环了呢？
还有RIOCLK时钟需要外部提供嘛？还是当SRIO的传输速率设置为1.25Gb/s，2.5Gb/s，3.125Gb/s时，对应的有RIOCLK的值，不需要外部提供
例程中的LARGE_DEV_ID=0xBEEF，SMALL_DEV_ID=0xAB是什么意思，为什么需要提供两个ID号呢？我们能修改这个ID号嘛？