问下关于66ak内存的问题
问题1：
FPGA通过srio 向dsp的ddr中读写数据，内存分布是应该参照DSP View还是SOC View?
问题2：
在运行STK例子程序时，DDR3内存映射可以通过 KeyStone_XMC_MPAX_setup 函数进行设置
在sys/bios下如何配置ddr3内存映射关系？
问题3：
采用pdk例子程序，sys/bios ，SRIO_LpbkDioIsrK2HC66BiosExampleProject
FPGA通过srio向L2读写正常， 向DDR3 0xb100 0000进行读写：写正常，读操作就读不了。（FPGA txready一直拉低）
请问这会是什么导致的？
