各位专家：
大家好，我有几个6630k2l的高速接口的几个问题，请大家帮助！
1、基于数据流方式的高速接口
6630K2L芯片的高速接口包括AIL、JESD等，均是基于数据流的高速接口。数据流的方式系统延时更小，而数据包的处理方式延时较大。TI在6670到6630的接口变化上，取消基于包传输的SRIO接口，加强基于数据流的接口CPRI、JESD等，视乎是在提升系统延时方面的功能。但是6670和6630等DSP的高速协处理器、DMA等结构，视乎更适合进行基于大数据块和包的处理(数据块越大，系统处理效率、DMA搬移效率越高)。
请问如何在6670和6630这样的多核DSP中实现类似数据流方式的处理， 而不降低整个系统的处理效率呢？
2、6630K2L中CPRI的问题
6630K2L芯片中，IQN2接口可以通过可通过两个AIL接口实现与FPGA的接口，该接口可支持CPRI协议。请问6630K2L芯片在使用AIL与FPGA进行CPRI通信时，
是否可作为从端进行通信，其从端时钟恢复功能在哪里体现？
若进行硬件设计，6630与FPGA在板内通信，两端CPRI时钟可直接共源，以简化FPGA侧时钟恢复电路设计。
请问 6630的CPRI处理时钟在哪里？以便外接到FPGA。
3、6630K2L中DFE接口的问题
DFE模块是否能屏蔽其中的收/发数字信号处理功能，而仅作为一个高速通道实现DSP与FPGA直接的JESD高速接口功能？具体该如何实现？
4、6630K2L中DFE的均衡器问题
DFE中的RX模块中的均衡器，是否用于物理层信号处理的时域均衡，均衡抽头的产生6630中是否提供算法，即根据信道变化自动收敛，并不停的产生新均衡抽头系数？
请各位专家提供帮助，非常感谢！！！
