• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 14 订户
  • 视图 945 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DSP与FPGA通过SRIO接口传输数据，高速时丢失数据

xiaojing Lu
Prodigy 10 points


     DSP c6670 与 V6 FPGA通过SRIO接口传输数据，使用DIO协议传输数据，当传输的速度过快（大概到百兆）的时候，会造成数据的丢失，请问可能原因是什么？如何解决？

     另外，数据与中断是各自独立的如何保证DMA传输数据在CPU响应中断前完成？

  • 0
    TI__Mastermind 27075 points

    在EVM上测试过SRIO传输速率，没有碰到类似情况；

    你所说的数据丢失是如何检查的？你使用的是读还是写操作，如果是写操作，是否是有回应的？

    DSP内LSU_REG4有如下bit位，在使用non-posted 操作时确保数据已经到达后产生一个中断。

    Interrupt Req

    NA for RapidIO Header
    CPU controlled request bit used for interrupt generation. Typically used in conjunction
    with non-posted commands to alert the CPU when the requested data/status is
    present.
    0b0 - An interrupt is not requested upon completion of command
    0b1- An interrupt is requested upon completion of command