FPGA通过SRIO连续发送doorbell中断，相邻两次中断的时间间隔为0.302ms左右，DSP端统计1000次中断经历的时间。CCSV5.2中采用开发板TMDSEVM6678调试发现：
(1)下载gel文件后，连接、下载程序、运行，发现DSP端统计1000次的时间如下：
(2)CCS中run、reset、system reset, 然后load、load program、运行, 统计结果如下：
两种结果相差约10倍。按照MAIN PLL的相关介绍，我查看了MAILPLLCTL0、PLLM、SECCTL Register的值，system reset并没有改变这些寄存器的值。我的工程是由例程SRIO_LoopbackDioIsr修改而来。
这是怎么回事？CCS中的system reset是所有复位中的哪种复位？会改变CorePac的时钟吗？我在Startup lastFxns中添加函数EVM_init(),对PLL进行初始化可以解决这一问题，但是，还是觉得困惑，复位前后没有发现MAIN PLL的相关寄存器（MAILPLLCTL0、PLLM、SECCTL Register）发生变化呀。
