This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

K2 DDR3A phy延迟计算问题



我找到了K2 DDR3 Register Calc v1p60.xlsx关于计算其phy和emif的寄存器

但是由于板子(自己做的)布局原因导致,ddr3A的走线比较长,无法根据上面那个文件正确的读写ddr3A

请问是否有向K1系列那样根据走线长度计算相应寄存器的计算表格?

  • 如K2 DDR3控制器user guide所述,K2 DDR3控制器与K1不一样,K2中不需要根据走线长度计算初始leveling进行配置,所以相对K1而言,k2只有一个DDR3 register calc表格。建议你可以使用K2 STK中的DDR3配置时序,进行DDR3配置测试,参考memory test 例程。

    STK:http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/74528.aspx