最近在做一个数据采集电路,在设计电路的时候遇到了一些如下的问题:
1、16位的EMIF与12位带内部FIFO的ADC相连时,EMIF剩下的四个数据端口是直接接地吗?
2、我所选的ADC有两个片选输入管脚,我把其中的一个直接接的高电平使其一直有效,这种接法可以吗?ADC的时序图在附件里面。
3、如果能有人帮我看一下ADC与DSP的EMIF接口设计有没有问题就好啦。我设计的ADC与EMIF的接口电路也在附件里面。
非常期待社区的热心人给予解答,谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
最近在做一个数据采集电路,在设计电路的时候遇到了一些如下的问题:
1、16位的EMIF与12位带内部FIFO的ADC相连时,EMIF剩下的四个数据端口是直接接地吗?
2、我所选的ADC有两个片选输入管脚,我把其中的一个直接接的高电平使其一直有效,这种接法可以吗?ADC的时序图在附件里面。
3、如果能有人帮我看一下ADC与DSP的EMIF接口设计有没有问题就好啦。我设计的ADC与EMIF的接口电路也在附件里面。
非常期待社区的热心人给予解答,谢谢。
yule zhao 说:1、16位的EMIF与12位带内部FIFO的ADC相连时,EMIF剩下的四个数据端口是直接接地吗?
加个电阻下拉到地.
yule zhao 说:2、我所选的ADC有两个片选输入管脚,我把其中的一个直接接的高电平使其一直有效,这种接法可以吗?ADC的时序图在附件里面。
可以,关键看最后哪个起效,即所谓的RD control,CS control。
yule zhao 说:3、如果能有人帮我看一下ADC与DSP的EMIF接口设计有没有问题就好啦。我设计的ADC与EMIF的接口电路也在附件里面。
没啥问题,这本身就是这个ADC上的推荐电路。
顺便提一下,这个ADC看上去还是蛮高级的,为什么选择跟C5517用,而不选一款C6000的DSP,比如C6748。
你准备用多高的采样率?有没有考虑过EMIF的速度是否够?
十分感谢!
1、这个ADC我用到的时序是RD control,按照您的意思,这种接法应该是没问题的。
2、C67浮点系列的DSP我也有考虑过,但是我选用C5517的原因是:硬件FFT加速器;内部RAM较大;200MHz的时钟频率对于要做的信号处理也能达到处理时间上的要求,还有一点就是自己对于C55X DSP的软硬件设计相对于C6000更熟悉一点。
3、这个ADC(采样率6MSPS)的文档里面有其与C54X EMIF的连接方法,我觉得C5517作为C55X系列较高端的芯片它的EMIF的速度应该足够了。
C5517官方手册里面关于其CLKOUT引脚的说明如下:For debug purposes, the DSP includes a CLKOUT pin which can be used to tap different clocks within the
clock generator. The SRC bits of the CLKOUT Configuration Register (CLKOUTCR) can be used to specify the source for the CLKOUT pin.CLKOUT reflects either the CPU clock, SAR, USB PHY, or PLL clock dependent on the setting of the CLOCKOUT Clock Source Register.
我想大致意思应该是:为了调试的目的,DSP包含了一个可以被用于分接时钟发生器内不同的时钟的CLKOUT引脚,CLKOUTCR寄存器的SRC位可以用来指定CLKOUT引脚的时钟源。CLKOUT引脚可以映射CPU时钟,SAR,USB PHY或PLL时钟。所以,CLKOUT引脚的目的我想应该是测试芯片内部各个时钟是否正确工作用的。设计中我也只是把这个引脚连了出来,没有使用。