DSP5509A硬件设计问题

user4583488

Genius 3330 points

我在用5509A和FPGA设计一个电路板，我在参考其他电路图设计时遇到以下一些困惑，望解答：

1、5509A的FSX0引脚接一10K电阻，电阻再接电源3.3V，那么这个FSX0引脚被置高即不使用，对吗？

2、5509A和fpga直接的通信采用MCBSP接口，CLKR0和S10、S14、S20、S24连接，即MCBSP1、MCBSP2的CLKR、CLKX都是由MCBSP0的CLKR0提供，这样可行吗？

3、参考其他原理图时看到，CLKR0还通过一个10K电阻连接到FPGA的普通IO上，这样设计是有其他用处吗？

4、另外可以提供关于MCBSP接口的应用资料吗？比如原理图连接或者软件编程资料

9 年多前

0 Shine 9 年多前

TI__Guru**** 357097 points

1. 是的，另外需要将FSX0配置成输出管脚。可以参考下面的文档第8页。
http://www.ti.com/lit/an/sprab14/sprab14.pdf

2. 可以的。

3. 不清楚你说的什么原理图。

4. 没有和FPGA连接的原理图。

0 user4583488 9 年多前回复 Shine

Genius 3330 points

感谢你回复！

还有一问，请问：

1、AIC23和5509A通过MCBSP连接时，只使用了DSP的一个时钟脚“CLKR0”，这个时钟脚只是MCBSP的接收时钟，为什么就不再使用CLKX0了？为什么就不需要给AIC23提供CLKX0这个MCBSP发送时钟了？

2、如果CLKR0没有和S10 S14 S20 S24连接，那么比如S10(MCBSP.CLKR)是不是也可以提供接收时钟？

0 Shine 9 年多前回复 user4583488

TI__Guru**** 357097 points

1. 不知道你参考的是什么原理图？TI的5509A EVM原理图是将CLKX0和CLKR0连起来后一起接到AIC23.
http://c5000.spectrumdigital.com/dsk5509a/files/dsk5509a_TechRef.pdf

2.可以，在MCBSP user guide里有说明，SRG的时钟源可以来自外部的CLKR， CLKX，CLKS这些管脚。

The input clock for the sample rate generator (labeled CLKSRG in Figure 3−1)
can be supplied by the McBSP internal input clock or by one of these external
pins: CLKX, CLKR, or (if present) CLKS

处理器

处理器论坛

DSP5509A硬件设计问题