• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 14 订户
  • 视图 2195 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

GPIO输出高低电平形成的时钟的频率太低

rp zhang
Intellectual 380 points


各位大神，我用的是6748的片子，时钟是16.368M，配置成409.2M的系统时钟

现在我想通过设置GPIO口输出高、低电平，形成一个给外部设备的时钟信号，输出高低电平的程序很简单，就是

GPIO_SET_BANK67 = 0x00000100;

GPIO_CLR_BANK67 = 0x00000100;

以这种方式形成的时钟频率只能到6M左右，我想提高频率，该如何设置啊，请教各位大神，万分感谢！


我看GPIO的时钟是SYSCLK4来提供，也就是系统时钟的四分之一，这样的话得102.3M啊，怎么现在才6M。

我输出高低电平之间也没有加时延，就是上面两句代码进行循环。