配置如下OUTREG32(GMII_SEL_REG, 0x5);
#define MII1_PADS \
PAD_ENTRY(MII1_TXEN, MODE(1)) /* RGMII1_TCTL */ \
PAD_ENTRY(MII1_RXDV, MODE(1) | RXACTIVE) /* RGMII1_RCTL */ \
// PAD_ENTRY(MII1_TXD3, MODE(1)) /* RGMII1_TD3 */ \
// PAD_ENTRY(MII1_TXD2, MODE(1)) /* RGMII1_TD2 */ \
PAD_ENTRY(MII1_TXD1, MODE(1)) /* RGMII1_TD1 */ \
PAD_ENTRY(MII1_TXD0, MODE(1)) /* RGMII1_TD0 */ \
// PAD_ENTRY(MII1_TXCLK, MODE(1)) /* RGMII1_TCLK */ \
// PAD_ENTRY(MII1_RXCLK, MODE(1) | RXACTIVE) /* RGMII1_RCLK */ \
// PAD_ENTRY(MII1_RXD3, MODE(1) | RXACTIVE) /* RGMII1_RD3 */ \
//PAD_ENTRY(MII1_RXD2, MODE(1) | RXACTIVE) /* RGMII1_RD2 */ \
PAD_ENTRY(MII1_RXD1, MODE(1) | RXACTIVE) /* RGMII1_RD1 */ \
PAD_ENTRY(MII1_RXD0, MODE(1) | RXACTIVE) /* RGMII1_RD0 */ \
PAD_ENTRY(MDIO_DATA, MODE(0) | RXACTIVE | PULLUP_EN) /* MDIO_DATA */ \
PAD_ENTRY(MDIO_CLK, MODE(0) | PULLUP_EN) /* MDIO_CLK */ \
PAD_ENTRY(MII1_CRS , MODE(1) | RXACTIVE) \
PAD_ENTRY(MII1_RXERR, MODE(1) | RXACTIVE) \
PAD_ENTRY(RMII1_REFCLK , MODE(0) | RXACTIVE) \
