This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
看了下6748除了内部分频外，还有一个外部时钟输入，这个外部时钟最多可以达到多少Mhz呢？？这关乎了传输速度啊。。。。假如只能内部分频，传的还不如28335快啊，28335好歹可以是系统时钟，刚开始看，麻烦帮忙解答下。
c6748主频最高可达456Mhz，28335主频最高可达150Mhz。且芯片内部总线架构也不一样，速率不可能比c6748大的。
“还有一个外部时钟输入”具体指的是模块还是芯片的时钟？
你好 我指的是EMIFA接口，我看手册上写的是可以对系统时钟4分频，最高114Mhz，或者使用外部时钟作为传数据的时钟，我对这个外部时钟比较关心，因为我和FPGA通信，对用来传数据的时钟比较关心，其它的到是罢了。
6748不是有upp么，比emif好用多了
带宽上40MB应该没问题
EMIFA_CLK时钟你也可以选择从外部输入，也可以输出给FPGA，可以是CPU时钟的任意分频，但上限频率受下表限制.
你好 ，这个文档在哪里，我找了好久没找到，帮忙发一下地址，谢谢
C6748 datasheet: http://www.ti.com/lit/gpn/tms320c6748
C6748 TRM: http://www.ti.com/lit/pdf/spruh79
C6748 产品网页：http://www.ti.com/product/TMS320C6748/technicaldocuments
刚开始学，谢谢！
Figure 5-9. PLL Topology中描述，EMIFA最大频率可以为系统主频的三分频。
