您好,
最近在开发DM368,在设计硬件时对clk以及DQS的差分信号进行了100欧跨接端接处理,发现在ubl起来后DDR2测试不通过,将端接电阻去掉后,测试通过,查阅了一下开发板的原理图,也没有做100欧跨接,但是以我以前的经验,DDR2的时钟是需要跨接的,请问DM368是否有什么特殊之处?
另:我选型的DDR2是MT47H64M16
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
最近在开发DM368,在设计硬件时对clk以及DQS的差分信号进行了100欧跨接端接处理,发现在ubl起来后DDR2测试不通过,将端接电阻去掉后,测试通过,查阅了一下开发板的原理图,也没有做100欧跨接,但是以我以前的经验,DDR2的时钟是需要跨接的,请问DM368是否有什么特殊之处?
另:我选型的DDR2是MT47H64M16
Lv Xianmin,
和你使用的接口芯片应该是有关系的。请一定按照DM36x 数据手册上的要求连线。