长沙景嘉微电子在C6678 EVM的基础上开发，希望通过FPGA控制CDCE62005输出相应的频率，客户目前的要求是CDCE62005的
U0P，U0N即（Pin27,Pin28）输出125MHZ的LVDS差分信号；
U1P，U1N即（Pin19,Pin20）输出125MHZ的LVDS差分信号；
U2P，U2N即（Pin16,Pin17）输出125MHZ的LVDS差分信号；
U3P，U3N即（Pin9,Pin10）输出66.667MHZ的LVDS差分信号；
U4P，U4N即（Pin6,Pin7）输出100MHZ的LVDS差分信号；
AUXOUT 即（Pin13）输出100MHZ的单端信号；
AUXIN 即（Pin43）输入25MHZ的参考时钟，其余的Pin2,Pin3, Pin45, Pin46, Pin40, Pin41空；
借鉴ModuleCDCE62005-2X里面的程序 ClOCK-SPI-2X.V,客户想咨询程序该如何改？寄存器如何设置，如何计算对应的频率，请帮忙支持，多谢！