（续）用EVM6670与FPGA进行SRIO通信问题

我运用了PDK中的SRIO的第一个例子程序dioIsr，并将程序做了如下修改：

1.工作模式设定，即将digital loopback模式注释掉，并改为相应的normal模式。程序中:

/* Configure SRIO ports to operate in loopback mode. */

//   CSL_SRIO_SetLoopbackMode(hSrio, 0);

//   CSL_SRIO_SetLoopbackMode(hSrio, 1);

//   CSL_SRIO_SetLoopbackMode(hSrio, 2);

//   CSL_SRIO_SetLoopbackMode(hSrio, 3);

   /* Configure SRIO to operate in normal mode. */

    CSL_SRIO_SetNormalMode(hSrio,0);

    CSL_SRIO_SetNormalMode(hSrio,1);

    CSL_SRIO_SetNormalMode(hSrio,2);

    CSL_SRIO_SetNormalMode(hSrio,3);

2.lane设定，将lane模式改为mode 4即1 port 4x mode.程序中：

/* Configure the path mode for the ports. */

   for(i = 0; i < 4; i++)

       CSL_SRIO_SetPLMPortPathControlMode (hSrio, i, 4);

请问我要想跟FPGA主板进行SRIO通信还需要对例子程序做哪些修改呢？如何写socket程序？

谢谢各位专家解答，million thanks!