C6657 uPP -> FPGA 帧头sof异常

Houyi Yang

Prodigy 185 points

Hi，all

我司目前采用TI的C6657芯片，通过uPP发送392*288 bytes数据给FPGA：

upp_hw_set_tx_dma(upp->curr_tx->virt_addr[0], 288, 392, 392);

但实际上，FPGA端通过uPP采集到的数据时而会发生异常，uPP协议发出的sof信号没有出现在392的有效数据之前，反而出现在了392数据的中间；

这种情况有人遇到过吗？我应该如何排查呢？或者还需要贴出其他的初始化代码吗？

BTW. DSP通过uPP接收FPGA过来的数据，配置DMA按照384*288的方式接收，是没有任何问题的！！！

8 年多前

0 Houyi Yang 8 年多前

Prodigy 185 points

自己顶一下，请各位大牛帮帮忙，出个主意；

查看UPQD0对应的ddr地址，导出待发送数据发现是正常的，而且这个现象需要运行一段时间才会随机出现；

尝试关闭L1，L2，发现还是存在这个问题；之前uPP配置为CHN, IWA, IWB配置为1,0,0，通过DATA[7：0]来接收FPGA的数据，DATA[15：8]用来发送数据给FPGA；

然后就有了低8位可以正常从FPGA接收满384*288bytes，但是高8位发前位于DDR的数据正常，传出后，FPGA收到的异常，直观异常为每行有效数据对应的帧头sof异常了，本应于发送了384bytes后发送下一帧384bytes前，产生sof；现实是这个sof出现在发送不少有效数据后才会产生被FPGA捕获到；

有相似遭遇的大牛，请给个方向，万分感激！