您好,
通过ddr init 文档和论坛上各种帖子, ddr3 leveling时要通过phy cal v10表格计算leveling寄存器的值。但是现在我们配置ddr leveling总是失败。完了我们硬件设计时,4颗ddr是按照2颗ddr在上,2颗在下的时候设计的。这是否会影响到寄存器值的计算?在这种情况下,我们还能用phy cal v10来计算吗?如果不能,我们要如何修改呢?谢谢各位大神的解答!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
通过ddr init 文档和论坛上各种帖子, ddr3 leveling时要通过phy cal v10表格计算leveling寄存器的值。但是现在我们配置ddr leveling总是失败。完了我们硬件设计时,4颗ddr是按照2颗ddr在上,2颗在下的时候设计的。这是否会影响到寄存器值的计算?在这种情况下,我们还能用phy cal v10来计算吗?如果不能,我们要如何修改呢?谢谢各位大神的解答!
正反贴不影响计算,确定采用的是Fly-By的走线?是否满足DDR3布线的规范?
如果1333不过,降到800是否能过?