This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

fpga和6678的srio通信问题,很着急,恳求各位大神赐教!



您好,

我们在自己做的板子上调试。

FPGA和6678通过port0和port1直联,现在要实现FPGA向DSP发数,2.5G速率,2x。

FPGA是调用的srio核,DSP使用开发包例程,在板子上都可以跑通回环测试,为实现功能,修改如下:

1,设置为SRIO_NO_LOOPBACK,uiDspNum=1,选择DSP1从核,DSP1的ID设置为0xA0,FPGA也将目的ID设置为0xA0。

2,设置linkSpeed_GHz=2.5,pathmode配置为SRIO_PATH_CTL_2xLaneAB。

3,设置srio_cfg.blockEn.bLogic_Port_EN.[0]=TRUE,srio_cfg.blockEn.bLogic_Port_EN.[1]=TRUE,srio_cfg.blockEn.bLogic_Port_EN.[2]=FLASE,srio_cfg.blockEn.bLogic_Port_EN.[3]=FLASE。

之后执行程序,发现dsp一直停留在port_ok状态,没法进入下一步。在其中添加print_SRIO_status_error(),打印信息如下图。

请问1,port0,port2,port3一样,都没有初始化,为什么?程序还需要设置什么吗?怎么查可以继续定位问题原因。

2,为什么没有打印port1错误,难道port1通过了?可是0和1配置一样啊。

谢谢各位大神赐教!