• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 13 订户
  • 视图 930 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

C6672与FPGA的SRIO通信问题

SeagullZ
Prodigy 20 points


请教SRIO通信问题，6672和FPGA的SRIO通信，2个lane连接，现象如下：

 （1）两端都配置成2x，3.125G，FPGA显示port initial成功，link initial失败。

（2）把6672配置成2个1x，FPGA显示初始化成功，但无法进行数据通信。

请教是什么问题，谢谢。