C674X中汇编指令问题

user5117350

Hi~我最近在看TMS320C674x DSP CPU and instruction set reference guide.pdf这一文章，里面有C674x各种汇编指令的介绍，有两个问题想请教大家：

一：C674X中各个汇编指令的执行比如存取、加乘、跳转这些是不是都是单时钟周期执行，只是各个指令的延迟时钟周期不同造成最终各指令运行时间不同啊

二：C674X中各汇编指令对内存中的数据是如何操作的呢？或者说C674X是如何把数据从内存加载到核内执行的，我看的比如MVK指令是直接加载常量到寄存器中，但是机器是如何知道内存中这个常量是多少呢，不应该是先读常量所在内存地址，取其值，再用MVK等指令放入寄存器中吗

0 Shine 8 年多前

1. 大多数指令是single cycle的，具体要看指令介绍里的Instruction Type，如果有delay slot，运行时间会不同。

2. 这个要看是什么寻址方式，可以看3.9 Addressing Modes章节。

0 Tony Tang 8 年多前

Liming Ao 说：
二：C674X中各汇编指令对内存中的数据是如何操作的呢？或者说C674X是如何把数据从内存加载到核内执行的，我看的比如MVK指令是直接加载常量到寄存器中，但是机器是如何知道内存中这个常量是多少呢，不应该是先读常量所在内存地址，取其值，再用MVK等指令放入寄存器中吗

在这里卖弄一下，你应该经常见一个词叫load/store架构。load指的就是要先把数从memory load到寄存器中，而不能直接对memory进行运算操作。

你看一下指令ld, ldw, lddw之类的。

0 user5117350 8 年多前回复 Shine

好的，谢谢哈

0 user5117350 8 年多前回复 Tony Tang

你好，我想请教下您指的内存是核内cache还是外部DDR内存啊，我在原理图中看LD是从cache中取数据，但是我在CCS汇编窗口中看LDW命令是从DDR中的某个地址取数据，到底这个内存是指哪呢

0 user5117350 8 年多前回复 Tony Tang

你好，我想请教下您指的内存是指核内Cache缓存还是核外部DDR内存啊，看LD命令原理图时显示是从Cache中加载数据，但是在CCS汇编窗口中看到从DDR的某个地址中加载数据，到底内存是哪个呢？

0 Tony Tang 8 年多前回复 user5117350

Liming Ao 说：
你好，我想请教下您指的内存是指核内Cache缓存还是核外部DDR内存啊，看LD命令原理图时显示是从Cache中加载数据，但是在CCS汇编窗口中看到从DDR的某个地址中加载数据，到底内存是哪个呢？

对于CPU来说，除了寄存器，其它地址都是内存。

0 user5117350 8 年多前回复 Tony Tang

明白了，谢谢哈~

处理器论坛