This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在与FPGA通信时，只单核收数srio传输正常，但是当其他核也运行时，即使只运行简单的while循环，srio传输一段时间后就会断。实在不知道什么原因，望了解的朋友指导一下！
请问用的是哪款器件？所有的核一起运行时才出现这个问题吗？如果只有core0和core1运行呢？
