处理器

处理器论坛

DDR clock,CORE clock,SRIO clock，PCIE clock 用CPLD产生是否可以？

Lingcon M

Expert 1608 points

Hello 您好，

由于PCB板子体积受限，我们想利用CPLD 来产生DDR clock，SRIO clock，PCIE clock，Ethernet clock，我看有人说，用CPLD产生的这些Clock信号质量不好，

我想确认一下这个说法是否正确，用CPLD产生这些时钟信号是否可取？

如果不可以，还是建议用 CDCE62005RGZT来产生时钟信号比较好？

BRS,

Meng

0 Shine 7 年多前

TI__Guru**** 357097 points

这些高速接口对时钟的stablity, jitter等要求很高，建议用时钟芯片。下面的hardware design guide中有对clock设计要求的描述。
3 Clocking
www.ti.com/.../sprabi2c.pdf