www.deyisupport.com/.../15444.aspx
我在DM8168开发,基于DVRRDK 2.80 开发包,
我使用ADV7181采集XGA信号60HZ,使用FPGA复合了两路XGA信号,送给Vport端口,
需要在使用的时候提取出来,计划写一个分离的link呢?
但是怎么重构一个Link呢,不Link的框架不是很熟悉,好像dvrrdk里这方面介绍也比较少,
有没有达人介绍下 啊!
best regards
xavier
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
www.deyisupport.com/.../15444.aspx
我在DM8168开发,基于DVRRDK 2.80 开发包,
我使用ADV7181采集XGA信号60HZ,使用FPGA复合了两路XGA信号,送给Vport端口,
需要在使用的时候提取出来,计划写一个分离的link呢?
但是怎么重构一个Link呢,不Link的框架不是很熟悉,好像dvrrdk里这方面介绍也比较少,
有没有达人介绍下 啊!
best regards
xavier