FFTC 累加器通道选择

评估板： 66AK2L06     软件：CCS8      代码在ARM Cortex-A15上

在将基于DSP的FFTC程序(fftcMCK2LC66BiosExampleProject)移植到ARM Cortex-A15上时，遇到了问题：

对于下边的这段程序：

myQNum      =   712;
accChanNum  =   FFTC_RX_ACC_CHANNEL_NUM;

rxCfg.cppiRxQNum                        =   myQNum;
rxCfg.bUseInterrupts                    =   1;
rxCfg.bManageAccumList                  =   1; /* Let driver do the ISR/Accum handling */
rxCfg.accumCfg.drvCfg.bEnablePacing     =   0;
rxCfg.accumCfg.drvCfg.intThreshold      =   1;
rxCfg.accumCfg.drvCfg.accChannelNum     =   accChanNum;
rxCfg.bBlockOnResult                    =   1;

当选择驱动程序管理累加器列表和ISR时(即：rxCfg.bManageAccumList=1;)，在DSP中，高优先级队列 和 累加器通道有如下表。

那么在 ARM Cortex-A15上，优先级队列和累加器通道该如何选择？ 有没有像上方的表格可以参考？

希望老师们可以多多指点，谢谢。