6678 复数矩阵相乘 耗时统计

芯片的理论计算能力和你的算法实现后所需要的算力，都是定数。芯片能提供的算力*利用率*在最大延迟时间下的累积 必须大于等于你的算法实现需要的算力！

那么，我们有以下路子可以去优化之：
1. 使用更高算力的芯片，这个在选型确定后就没办法了，我们只能利用预研或已有的经验/数据去估计；
2.优化利用率：这个主要从系统设计的流程上去做，核心目的就一个“让DSP最大限度地时间在并行地做运算”，主要是使用背景传输/优化算法流程结构已减少跳转延迟/尽可能关闭中断等外界干扰/合理进行内存布局提高cache覆盖等，另，其中的“并行度”与算法实现有关。
3.系统的更高层次构架下，尽可能充裕预留延迟（比较难，这个涉及产品指标，一般最初就定死了，比如做高速飞行器跟踪，都得卡在us级延迟）
4.算法实现：这个是联通第二点，是DSP优化的最主要两块。这里就要求对算法以及运算器件（DSP）的ISA有充分的了解了，涉及到的我知道的可以搞的除了2中包含的算法流程优化外，还有：计算/流程上充分利用DSP的并行指令/SPLOOP指令缓存/内联指令/算法针对更高效的DSP专属指令进行优化等。
同时，数据结构也是一块，很可能为了适应更高的4里所涉及的算法运算优化，得重构已有的数据结构。


ti哥给的那个示例，除非你也是用的他的模式，那么可以很大程度上类比过来。