1.本次设计：用C6455的McBSP1和FPGA数据通信，McBSP1的收发时钟CLKR/X和帧同步信号FSR/X均由FPGA提供。
遇到的问题：收据接收和发送都无法实现。
解决方法：先配置McBSP1自环模式（DLB），McBSP1的收发时钟和帧同步信号均由DSP内部产生，即用内部时钟。发送端DXR1发送一个周期单音正弦波，在接收端DRR1查看接收到的数据变化情况；发送和接收均采用McBSP事件中断方式。发送配CPU中断13，接收配CPU中断14。
遇到的问题：1.一开始收发正常，CCS作图，接收到的也是正弦波；但是接收一些数据后，发现接收DRR1停止了，接收中断也进不去了，而发送DXR还是正常的，发送中断也能进去。 2.还有一个问题，每次重新执行程序前必须要给系统复位一下收发才能进行，否则收和发均不能实现。
请问这是什么原因，是哪个地方忽视没看到吗？按道理McBSP0和McBSP1是一样的，只是McBSP1是和GPIO一些角是复用的。请知道的大神麻烦说一下，谢谢！
