您好工程师，目前正在采用6678的srio接口与FPGA通信，有几个问题
1.由FPGA作为发起方向6678的外挂的DDR3发送数据，采用SWRITE+DOORBELL的方式，当数据从SRIO接口进入6678之后，
数据经过什么样的路径和操作过程到达DDR3？
内核是否干预？
数据是否会占用EMIF64位总线而使其挂起？
2.由6678作为发起方向FPGA发送数据时，由于数据量大，需要频繁的对LSU进行配置，而每次配置都要等待LSU_REG6的busy清空，
这种方式是否会造成srio传输效率下降或者内核负担加大？
在SRIO USER GUIDE当中提到通过EDMA方式对LSU 的寄存器配置可以不要等待busy清空，请问工程师EDMA配置LSU寄存器的具体过程是什么，有例子可以参考吗？