• 状态
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 15 订户
  • 视图 780 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

在AM437X评估板（am437x_starterkit_evm_3k0009.dsn）上的两颗DDR3的时钟线上是否需要进行并联端接？

user5856610
Intellectual 380 points


在AM437X评估板（am437x_starterkit_evm_3k0009.dsn）上的两颗16bit DDR3的地址线上不进行VTT端接，那它的时钟线上是否有必要像手册中描述的一样通过VDDS_DDR进行端接（评估板3k0009的地址线上没进行VTT端接，时钟线上也没有采用VDDS_DDR进行端接）？如果时钟线上通过VDDS_DDR端接，这样做时钟信号线上的反射应该会少一点吧？