我的程序是零核做控制 1-4核实现算法
接受上位机信息 接受FPGA数据 之后将信号处理之后的数据发送给上位机
问题1、在DMA搬移时候会出现问题 核2会卡在CSL_edma3GetHwStatus() 下面的while循环 因为intr一直是零 而且只有核2会卡在这里 如果我只有1-4核去运行 0核不加载程序不会出现这个问题
问题2、多核同步失败 信号量的获得和释放有时候不能得到想要的结果 导致程序无法继续
有没有遇到过此类问题的 求解答呀 无比感谢!!!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.