This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
TI工程师您好，祝您节日愉快，
我使用的板子是C6678，现在在做FPGA与DSP的SRIO通信时，FPGA端发送一段数据后（约4ms）向dsp发送doorbell，fpga端通过给doorbell info字段写不同的值，DSP端通过读取ICSR寄存器的值进行不同的操作，比如FPGA端分别给info低四位写0001和0010，但是发现DSP端ICSR寄存器的值为6，也就是说ICS1和ICS2同时收到了中断请求，但是FPGA是分开发的，请问这是什么原因呢？急求您的回复
