C6654时钟初始化

可以用示波器看一下SYSCLKOUT 这个pin。
SYSCLK7: 1/6-rate clock for slow peripherals (GPIO, UART, Timer, I2C, SPI, EMIF16, McBSP, and so forth.) and sources the SYSCLKOUT output pin.

DSP芯片焊上后所有的时钟管脚都没接出来，暂时没法测。
现在我通过定时器计时，每隔一段时间通过GPIO管脚输出一个高电平来看系统时钟是否正常，我发现不管我定时精度多大，定时误差都是固定的，随着定时时间成倍增加。
C6654初始化时钟850M（输入时钟100M，PLL1_M=33,PLL2_D=1,CLK =100*(PLL1_M+1)/(2*(PLL2_D+1))=850M)，计时器周期应该是CLK/6=850/6。
最终不管定时精度多高，GPIO 500ms改变一下输出电平，发现1s的误差大概为20~50ms，而且和时间长度成正比。
这个误差大概来自于哪里？