This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

K1_STK_v1.1中Memory_Test工程中的DDR3寄存器配置问题

 

您好!

在学习K1_STK_v1.1中Memory_Test例程时有2个地方存在疑惑,还望赐教。

1.函数KeyStone_PLL_init对DDR3的PLL进行初始化时,PLL_CTL1中PLLRESET的位置定义与C6678 datasheet(SPRS691E)7.7节定义不符,在Table7-28中,PLLRESET定义在bit13,而程序中使用的是bit14,请问应该以哪个为准?

 

2.函数C6678_EVM_DDR_Init中,PRI_COS_MAP寄存器的配置以及注释与DDR3 Memory Controller(SPRUGV8E)4.24节定义不符,文档中对每个PRI的说明如下:

1= Map to Class-of-service 1

2= Map to Class-of-service 2

0 or 3 will not assign any class of service

 

根据文档,PRI_COS_MAP中每个PRI配置值应该为1或者2,但是程序如下:

 

/*map priority 0,1,2,3 to COS0, map priority 3,5,6,7 to COS1*/

    gpDDR_regs->PRI_COS_MAP =

        ((1)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_COS_MAP_EN_SHIFT)|        

        ((1)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_7_COS_SHIFT)|            

        ((1)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_6_COS_SHIFT)|            

        ((1)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_5_COS_SHIFT)|            

        ((1)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_4_COS_SHIFT)|            

        ((0)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_3_COS_SHIFT)|            

        ((0)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_2_COS_SHIFT)|            

        ((0)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_1_COS_SHIFT)|            

        ((0)<<CSL_EMIF4F_PRI_COS_MAP_REG_PRI_0_COS_SHIFT);            

程序实际配置的是0或者1,请问应该如何理解这个问题?

谢谢!