采用6748连接AD，当AD产生脉冲信号后，从AD读取数据。
连接方式：
1. AD输出脉冲------FSR；
2. AD取数时钟------CLKR；
3. AD数据-------DR；
配置：
1. FSR配置为外部输入：FSRM=0；
2. CLKR为dsp输出：SCLKME=0；CLKSM=1；
3. 为了使得每次检测到AD输出脉冲（FSR）后，CLKR重新同步：GSYNC=1；
问题：
采用示波器测试CLKR管脚，无输出时钟。是不是当设置GSYNC为1时，内部采样率发生器的输入时钟必须采用CLKS管腿的输入时钟？
