尊敬的TI工程师，您好，
使用论坛中K1_STK_v1.1中Memory_Performance工程，该工程编译器优化等级为-o3，在此优化等级下调试，DDR测速正常，但是关于cache操作部分均无法添加断点，请问这是由于优化导致的吗？将优化等级设置为off，所有代码语句均可打断点。但是测试得到的速度差异较大，1333MHz的速度仅有400多MHz。初步判断编译器优化的部分和cache相关，请问
1. 如何查看编译器优化了哪些东西呢？
2. 测速过程的cache是如何使用的。
3. L2cache相关的寄存器的地址是多少，在相关手册是没有看到具体的全局地址。
4. 为什么要采用编译器优化呢？这个这个具体的原因是？
期待您的答复，谢谢
