在使用6748 DSP开发时，同时使用uPP和UART接收FPGA给我的数据。单独使用uPP和UART时都没有问题，接收数据正确，但是一起使用的时候，每分钟接收完uPP和UART进入算法次数不一样，不是每个同步周期（1s）都能进去。
算法处理逻辑是：UART进入中断接收，完成后，进入uPP接收，uPP接收完成进入中断，后进入算法处理。暂时是FPGA在1s时间内先发uPP，后发UART。跟这个又关系吗？
在使用6748 DSP开发时，同时使用uPP和UART接收FPGA给我的数据。单独使用uPP和UART时都没有问题，接收数据正确，但是一起使用的时候，每分钟接收完uPP和UART进入算法次数不一样，不是每个同步周期（1s）都能进去。
算法处理逻辑是：UART进入中断接收，完成后，进入uPP接收，uPP接收完成进入中断，后进入算法处理。暂时是FPGA在1s时间内先发uPP，后发UART。跟这个又关系吗？
